(Translation)

# PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this Office.

Date of Application:

July 17, 2001

Application Number:

No. 2001-216704

Applicant:

FDK Corporation

Date: August 7, 2003

Commissioner, Patent Office Yasuo IMAI (Seal)

Certificate No. 2003-3063565



# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed yith this Office.

出願年月日

Date of Application:

2001年 7月17日

出 願 番 号 Application Number:

特願2001-216704

[ST. 10/C]:


oplicant(s):

[JP2001-216704]

願 人

エフ・ディー・ケイ株式会社

特許庁長官 Commissioner, Japan Patent Office 2003年 8月 7日



【書類名】

特許願

【整理番号】

IP01397

【あて先】

特許庁長官 殿

【国際特許分類】

H03K 3/84

【発明者】

【住所又は居所】

東京都港区新橋5丁目36番11号 いわき電子株式会

社内

【氏名】

山本 博康

【発明者】

【住所又は居所】

東京都港区新橋5丁目36番11号 いわき電子株式会

社内

【氏名】

志賀 隆明

【発明者】

【住所又は居所】

東京都港区新橋5丁目36番11号 いわき電子株式会

社内

【氏名】

清水 隆邦

【発明者】

【住所又は居所】

東京都港区新橋5丁目36番11号 いわき電子株式会

社内

【氏名】

鯉渕 美佐子

【特許出願人】

【識別番号】

390022792

【氏名又は名称】 いわき電子株式会社

【代理人】

【識別番号】

100067046

【弁理士】

【氏名又は名称】

尾股 行雄

【電話番号】

03-3543-0036

【選任した代理人】

【識別番号】 100096862

【弁理士】

【氏名又は名称】 清水 千春

【電話番号】 03-3543-0036

【手数料の表示】

【予納台帳番号】 008800

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

# 【書類名】 明細書

【発明の名称】 1ビット乱数発生装置および多数ビット乱数発生装置ならびに 確率発生装置

# 【特許請求の範囲】

【請求項1】 乱数データとして「1」と「0」を出力する乱数発生器(2)を有し、

一定回数を計数する第1のカウンター(3)と、前記乱数発生器から出力された乱数データの出現回数を計数して回数データを生成する第2のカウンター(4)とを備え、

第1のカウンターで計数された周期ごとに第2のカウンターの回数データを保持するレジスター(5)を備え、

このレジスターに保持された回数データを検証データとして出力する出力回路 (6)を備えたことを特徴とする1ビット乱数発生装置。

【請求項2】 出力回路(6)に代えて、

予め設定された上限比較データおよび下限比較データとレジスター(5)に保持されたデータとを比較して検証信号を出力する比較器(7)を備えたことを特徴とする請求項1に記載の1ビット乱数発生装置。

【請求項3】 乱数データとして「1」と「0」を出力する乱数発生器(2)を有し、

この乱数発生器から出力された前回の乱数データを保持するデータ保持器(8)を備え、

前記乱数発生器から出力された今回の乱数データと前記データ保持器に保持された前回の乱数データとを比較して、両者が同一のときにカウントアップ信号を出力するとともに、両者が異なるときにカウントクリア信号を出力する比較器(9)を備え、

前記比較器からカウントアップ信号を受けたときにカウントアップするととも に、前記比較器からカウントクリア信号を受けたときにカウントクリアするカウ ンター(10)を備え、

このカウンターに保持されたデータを検証データとして出力する出力回路(6

)を備えたことを特徴とする1ビット乱数発生装置。

【請求項4】 乱数データとして「1」と「0」を出力する乱数発生器(2)を有し、

この乱数発生器から出力された前回の乱数データを保持するデータ保持器(8)を備え、

前記乱数発生器から出力された今回の乱数データと前記データ保持器に保持された前回の乱数データとを比較して、両者が同一のときにカウントアップ信号を出力するとともに、両者が異なるときにカウントクリア信号を出力する第1の比較器 (11) を備え、

第1の比較器からカウントアップ信号を受けたときにカウントアップするとと もに、第1の比較器からカウントクリア信号を受けたときにカウントクリアする カウンター(10)を備え、

このカウンターの出力データを保持するレジスター(12)を備え、

このレジスターのデータと前記カウンターの出力データとを比較して、前者より後者の方が大きいときにデータ上書き信号を出力するとともに、それ以外のときにデータ保持信号を出力する第2の比較器(13)を備え、

第2の比較器からデータ上書き信号を受けたときに前記カウンターの出力データを前記レジスターに書き込むとともに、第2の比較器からデータ保持信号を受けたときに前記レジスターのデータを保持するように制御する制御回路(14)を備え、

前記レジスターに保持されたデータを検証データとして出力する出力回路(15)を備えたことを特徴とする1ビット乱数発生装置。

【請求項5】 出力回路(15)に代えて、

予め設定された比較データとレジスター(12)に保持されたデータとを比較 して検証信号を出力する第3の比較器(16)を備えたことを特徴とする請求項 4に記載の1ビット乱数発生装置。

【請求項6】 乱数データとして「1」と「0」を出力する乱数発生器(2)を有し、

一定回数を計数する第1のカウンター(17)を備え、

前記乱数発生器から出力された前回の乱数データを保持するデータ保持器 (8) )を備え、

前記乱数発生器から出力された今回の乱数データと前記データ保持器に保持された前回の乱数データとを比較して、両者が同一のときにカウントアップ信号を出力するとともに、両者が異なるときにカウントクリア信号を出力する比較器(9)を備え、

前記比較器からカウントアップ信号を受けたときにカウントアップするとともに、前記比較器からカウントクリア信号を受けたときにカウントクリアする第2のカウンター(18)を備え、

第2のカウンターの出力データをデコードして各信号長ごとに出力するデコー ダー(19)を備え、

このデコーダーの出力データを各信号長ごとにそれぞれカウントする複数個の第3のカウンター(20)を備え、

第1のカウンターで計数された一定回数ごとに第3の各カウンターの出力データをそれぞれ保持する複数個のレジスター(21)を備え、

第1のカウンターで計数された一定回数ごとの信号と前記比較器の出力データ とに基づいて前記各レジスターから検証データを出力するように制御する制御回 路(22)を備えたことを特徴とする1ビット乱数発生装置。

【請求項7】 レジスター(21)の出力データを選択して出力する選択回路(23)を付設したことを特徴とする請求項6に記載の1ビット乱数発生装置。

【請求項8】 請求項1または請求項3または請求項4または請求項6または 請求項7に記載の1ビット乱数発生装置(1)を複数個並列に接続し、

これら1ビット乱数発生装置から出力された検証データをビットごとに選択して出力する選択回路(26)を付設したことを特徴とする多数ビット乱数発生装置。

【請求項9】 請求項2または請求項5に記載の1ビット乱数発生装置(24) を複数個並列に接続し、

これら1ビット乱数発生装置から出力された検証信号をビットごとに選択して 出力する選択回路(27)を付設したことを特徴とする多数ビット乱数発生装置 0

【請求項10】 請求項1から請求項7までのいずれかに記載の1ビット乱数 発生装置(1、24)を有し、

この1ビット乱数発生装置から出力された乱数データをシリアルデータからパラレルデータへ変換するシフトレジスター(31)を備え、

一定のパラレルデータのビット長を計数するカウンター (32) を備え、

このカウンターで計数された周期ごとに前記シフトレジスターのパラレルデータを保持するレジスター(33)を備え、

予め設定された確率上限データおよび確率下限データと前記レジスターに保持されたパラレルデータとを比較して確率信号を出力する比較器 (34) を備えたことを特徴とする確率発生装置。

【請求項11】 請求項8または請求項9に記載の多数ビット乱数発生装置(25)を有し、

予め設定された確率上限データおよび確率下限データと前記多数ビット乱数発生装置から出力された乱数データとを比較して確率信号を出力する比較器 (35) を備えたことを特徴とする確率発生装置。

#### 【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$ 

# 【発明の属する技術分野】

本発明は、科学技術計算、ゲーム機、或いは暗号化処理などに利用するに好適な1ビット乱数発生装置および多数ビット乱数発生装置と、これらを用いた確率 発生装置に関するものである。

[0002]

#### 【従来の技術】

一般に、乱数発生器を備えた乱数発生装置(1ビット乱数発生装置、多数ビット乱数発生装置)や確率発生装置において、その製品としての信頼性を高めるためには、乱数発生器から送出される乱数データに前後関係、規則性、周期性がないことに加えて、この乱数データに出現一様性(乱数によって出現率に差異が生じないこと)があることが重要となる。そのため従来は、乱数発生器から連続的

に送出された膨大の乱数データを使用者が統計処理してその出現一様性を検証していた。

## [0003]

# 【発明が解決しようとする課題】

しかし、これでは乱数データの統計処理が面倒で煩雑となるので、出現一様性 の検証に手間がかかるという不都合があった。

# [0004]

本発明は、このような事情に鑑み、乱数データの出現一様性を手軽に検証して 信頼性を高めることが可能な1ビット乱数発生装置および多数ビット乱数発生装 置ならびに確率発生装置を提供することを目的とする。

#### [0005]

## 【課題を解決するための手段】

本発明では、1ビット乱数発生装置および多数ビット乱数発生装置ならびに確率発生装置の製品としての信頼性を高めるべく、乱数データの出現一様性を自ら検証できる機能を内蔵することに着目した。

#### [0006]

すなわち、本発明のうち請求項1に係る発明は、乱数データとして「1」と「0」を出力する乱数発生器(2)を有し、一定回数を計数する第1のカウンター(3)と、前記乱数発生器から出力された乱数データの出現回数を計数して回数データを生成する第2のカウンター(4)とを備え、第1のカウンターで計数された周期ごとに第2のカウンターの回数データを保持するレジスター(5)を備え、このレジスターに保持された回数データを検証データとして出力する出力回路(6)を備えて構成される。

#### [0007]

また、本発明のうち請求項2に係る発明は、上記出力回路(6)に代えて、予め設定された上限比較データおよび下限比較データと上記レジスター(5)に保持されたデータとを比較して検証信号を出力する比較器(7)を備えて構成される。

## [0008]

また、本発明のうち請求項3に係る発明は、乱数データとして「1」と「0」を出力する乱数発生器(2)を有し、この乱数発生器から出力された前回の乱数データを保持するデータ保持器(8)を備え、前記乱数発生器から出力された今回の乱数データと前記データ保持器に保持された前回の乱数データとを比較して、両者が同一のときにカウントアップ信号を出力するとともに、両者が異なるときにカウントクリア信号を出力する比較器(9)を備え、前記比較器からカウントアップ信号を受けたときにカウントアップするとともに、前記比較器からカウントクリア信号を受けたときにカウントクリアするカウンター(10)を備え、このカウンターに保持されたデータを検証データとして出力する出力回路(6)を備えて構成される。

# [0009]

また、本発明のうち請求項4に係る発明は、乱数データとして「1 | と「0 | を出力する乱数発生器(2)を有し、この乱数発生器から出力された前回の乱数 データを保持するデータ保持器(8)を備え、前記乱数発生器から出力された今 回の乱数データと前記データ保持器に保持された前回の乱数データとを比較して 、両者が同一のときにカウントアップ信号を出力するとともに、両者が異なると きにカウントクリア信号を出力する第1の比較器(11)を備え、第1の比較器 からカウントアップ信号を受けたときにカウントアップするとともに、第1の比 較器からカウントクリア信号を受けたときにカウントクリアするカウンター (1 0)を備え、このカウンターの出力データを保持するレジスター(12)を備え 、このレジスターのデータと前記カウンターの出力データとを比較して、前者よ り後者の方が大きいときにデータ上書き信号を出力するとともに、それ以外のと きにデータ保持信号を出力する第2の比較器(13)を備え、第2の比較器から データ上書き信号を受けたときに前記カウンターの出力データを前記レジスター に書き込むとともに、第2の比較器からデータ保持信号を受けたときに前記レジ スターのデータを保持するように制御する制御回路(14)を備え、前記レジス ターに保持されたデータを検証データとして出力する出力回路(15)を備えて 構成される。

# [0.010]

7/

また、本発明のうち請求項5に係る発明は、上記出力回路(15)に代えて、 予め設定された比較データと上記レジスター(12)に保持されたデータとを比 較して検証信号を出力する第3の比較器(16)を備えて構成される。

# [0011]

また、本発明のうち請求項6に係る発明は、乱数データとして「1 | と「0 | を出力する乱数発生器(2)を有し、一定回数を計数する第1のカウンター(1 7)を備え、前記乱数発生器から出力された前回の乱数データを保持するデータ 保持器(8)を備え、前記乱数発生器から出力された今回の乱数データと前記デ ータ保持器に保持された前回の乱数データとを比較して、両者が同一のときにカ ウントアップ信号を出力するとともに、両者が異なるときにカウントクリア信号 を出力する比較器(9)を備え、前記比較器からカウントアップ信号を受けたと きにカウントアップするとともに、前記比較器からカウントクリア信号を受けた ときにカウントクリアする第2のカウンター(18)を備え、第2のカウンター の出力データをデコードして各信号長ごとに出力するデコーダー(19)を備え 、このデコーダーの出力データを各信号長ごとにそれぞれカウントする複数個の 第3のカウンター(20)を備え、第1のカウンターで計数された一定回数ごと に第3の各カウンターの出力データをそれぞれ保持する複数個のレジスター(2 1) を備え、第1のカウンターで計数された一定回数ごとの信号と前記比較器の 出力データとに基づいて前記各レジスターから検証データを出力するように制御 する制御回路(22)を備えて構成される。

#### $[0\ 0\ 1\ 2]$

また、本発明のうち請求項7に係る発明は、上記レジスター(21)の出力データを選択して出力する選択回路(23)を付設して構成される。

#### $[0\ 0\ 1\ 3]$

また、本発明のうち請求項8に係る発明は、上記1ビット乱数発生装置(1) を複数個並列に接続し、これら1ビット乱数発生装置から出力された検証データ をビットごとに選択して出力する選択回路(26)を付設して構成される。

#### $[0\ 0\ 1\ 4]$

また、本発明のうち請求項9に係る発明は、上記1ビット乱数発生装置(24

)を複数個並列に接続し、これら1ビット乱数発生装置から出力された検証信号 をビットごとに選択して出力する選択回路(27)を付設して構成される。

#### [0015]

また、本発明のうち請求項10に係る発明は、上記1ビット乱数発生装置(1、24)を有し、この1ビット乱数発生装置から出力された乱数データをシリアルデータからパラレルデータへ変換するシフトレジスター(31)を備え、一定のパラレルデータのビット長を計数するカウンター(32)を備え、このカウンターで計数された周期ごとに前記シフトレジスターのパラレルデータを保持するレジスター(33)を備え、予め設定された確率上限データおよび確率下限データと前記レジスターに保持されたパラレルデータとを比較して確率信号を出力する比較器(34)を備えて構成される。

# [0016]

さらに、本発明のうち請求項11に係る発明は、上記多数ビット乱数発生装置 (25)を有し、予め設定された確率上限データおよび確率下限データと前記多数ビット乱数発生装置から出力された乱数データとを比較して確率信号を出力する比較器 (35)を備えて構成される。

#### $[0\ 0\ 1\ 7]$

これらの構成において、データ保持器の代表例としてDタイプフリップフロップを挙げることができ、比較器の代表例としては排他的論理和素子(EXCLUSIVE-OR素子)を挙げることができる。そして、こうした構成を採用することにより、乱数データの出現一様性を自ら検証することが可能となり、使用者が統計処理を行う必要がなくなるように作用する。

#### [0018]

なお、括弧内の符号は図面において対応する要素を表す便宜的なものであり、 したがって、本発明は図面上の記載に限定拘束されるものではない。このことは 「特許請求の範囲」の欄についても同様である。

#### [0019]

#### 【発明の実施の形態】

以下、本発明の実施形態を図面に基づいて説明する。

# [0020]

図1は本発明に係る1ビット乱数発生装置の第1の実施形態を示す回路図である。

# [0021]

この1ビット乱数発生装置1は、図1に示すように、乱数発生器2、第1のカウンター3、第2のカウンター4、レジスター5および出力回路6から構成された検証データ出力型であり、乱数発生器2に同期信号が入力されると、乱数発生器2から乱数データとして「1」または「0」が出力される。このとき、乱数発生器2の入力信号が第1のカウンター3にも入力され、第1のカウンター3は一定回数を計数して第2のカウンター4およびレジスター5に出力する。一方、第2のカウンター4は、乱数発生器2から出力された乱数データの出現回数を計数して回数データを生成する。そして、レジスター5は、第1のカウンター3で計数された周期ごとに第2のカウンター4の回数データを保持し、出力回路6は、レジスター5に保持された回数データを検証データとしてシリアルまたはパラレルに出力する。

# [0022]

したがって、この1ビット乱数発生装置1では、使用者が面倒で煩雑な統計処理を行わなくても乱数データの出現一様性を自ら検証することが可能となる。

#### [0023]

図2は本発明に係る1ビット乱数発生装置の第2の実施形態を示す回路図である。

## [0024]

この1ビット乱数発生装置24は、図2に示すように、乱数発生器2、第1のカウンター3、第2のカウンター4、レジスター5および比較器7から構成された検証信号出力型であり、乱数発生器2に同期信号が入力されると、乱数発生器2から乱数データとして「1」または「0」が出力される。このとき、乱数発生器2の入力信号が第1のカウンター3にも入力され、第1のカウンター3は一定回数を計数する。一方、第2のカウンター4は、乱数発生器2から出力された乱数データの出現回数を計数して回数データを生成する。そして、レジスター5は

、第1のカウンター3で計数された周期ごとに第2のカウンター4の回数データを保持する。さらに、比較器7は、レジスター5に保持されたデータと予め設定された上限比較データおよび下限比較データとを比較し、レジスター5内のデータが上限比較データと下限比較データとの間にある場合には乱数データの出現一様性が高い旨の検証信号を出力し、それ以外の場合には乱数データの出現一様性が低い旨の検証信号を出力する。

#### [0025]

したがって、この1ビット乱数発生装置24では、使用者が面倒で煩雑な統計 処理を行わなくても乱数データの出現一様性を自ら検証することが可能となる。

#### $[0\ 0\ 2\ 6]$

図3は本発明に係る1ビット乱数発生装置の第3の実施形態を示す回路図である。

# [0027]

この1ビット乱数発生装置1は、乱数発生器2の出力が一様であれば"0"または"1"が出る確率は1/2であるため、各々の数字がk回連続して出現する確率は(1/2)kであり、例えば30回連続して同じ数字が出現する確率は1/1073741824(すなわち、ほとんどゼロ)となるので、もし30回連続して同じ数字が出現したら、この乱数発生器2は正常ではないと判断できるという考え方に基づくものである。

# [0028]

すなわち、この1ビット乱数発生装置1は、図3に示すように、乱数発生器2、Dタイプフリップフロップなどのデータ保持器8、排他的論理和素子などの比較器9、カウンター10および出力回路6から構成された検証データ出力型であり、乱数発生器2に同期信号が入力されると、乱数発生器2から乱数データとして「1」または「0」が出力される。このとき、乱数発生器2の入力信号および出力信号がデータ保持器8にも入力され、データ保持器8は、乱数発生器2から出力された前回の乱数データを保持して比較器9に出力する。また、比較器9には乱数発生器2の出力信号も入力され、比較器9は、乱数発生器2から出力された今回の乱数データとデータ保持器8に保持された前回の乱数データとを比較し

、両者が同一のときにはカウントアップ信号をカウンター10に出力するとともに、両者が異なるときにはカウントクリア信号をカウンター10に出力する。そして、カウンター10には乱数発生器2の入力信号も入力され、カウンター10はそのデータを出力回路6に出力し、出力回路6はそのデータを同一信号長の検証データとしてシリアルまたはパラレルに逐次出力する。

#### [0029]

したがって、この1ビット乱数発生装置1では、出力された同一信号長の検証 データによって、乱数の一様性を検証するための統計処理が容易になる。

# [0030]

図4は本発明に係る1ビット乱数発生装置の第4の実施形態を示す回路図である。

## [0031]

この1ビット乱数発生装置1は、図4に示すように、乱数発生器2、Dタイプ フリップフロップなどのデータ保持器8、排他的論理和素子などの第1の比較器 11、カウンター10、レジスター12、排他的論理和素子などの第2の比較器 13、制御回路14および出力回路15から構成された検証データ出力型であり 、乱数発生器2に同期信号が入力されると、乱数発生器2から乱数データとして 「1」または「0」が出力される。このとき、乱数発生器2の入力信号および出 力信号がデータ保持器8にも入力され、データ保持器8は、乱数発生器2から出 力された前回の乱数データを保持して第1の比較器11に出力する。また、第1 の比較器11には乱数発生器2の出力信号も入力され、第1の比較器11は、乱 数発生器2から出力された今回の乱数データとデータ保持器8に保持された前回 の乱数データとを比較し、両者が同一のときにはカウントアップ信号をカウンタ -10に出力するとともに、両者が異なるときにはカウントクリア信号をカウン ター10に出力する。そして、カウンター10には乱数発生器2の入力信号も入 力され、カウンター10はそのデータを第2の比較器13に出力し、第2の比較 器13は、レジスター12のデータとカウンター10の出力データとを比較し、 前者より後者の方が大きいときにはデータ上書き信号を制御回路14に出力する とともに、それ以外のときにはデータ保持信号を制御回路14に出力する。制御

回路14は、データ上書き信号を受けたときにはカウンター10の出力データをレジスター12に書き込むとともに、データ保持信号を受けたときにはレジスター12のデータを保持するように制御し、出力回路15は、レジスター12に保持されたデータを最長の同一信号長の検証データとしてシリアルまたはパラレルに逐次出力する。

#### [0032]

したがって、この1ビット乱数発生装置1では、出力された最長の同一信号長の検証データによって、乱数の一様性を検証するための統計処理が容易になる。

#### [0033]

図5は本発明に係る1ビット乱数発生装置の第5の実施形態を示す回路図である。

# [0034]

この1ビット乱数発生装置24は、図5に示すように、乱数発生器2、Dタイ プフリップフロップなどのデータ保持器8、排他的論理和素子などの第1の比較 器11、カウンター10、レジスター12、排他的論理和素子などの第2の比較 器13、制御回路14および排他的論理和素子などの第3の比較器16から構成 された検証信号出力型であり、乱数発生器 2 に同期信号が入力されると、乱数発 生器2から乱数データとして「1」または「0」が出力される。このとき、乱数 発生器2の入力信号および出力信号がデータ保持器8にも入力され、データ保持 器8は、乱数発生器2から出力された前回の乱数データを保持して第1の比較器 11に出力する。また、第1の比較器11には乱数発生器2の出力信号も入力さ れ、第1の比較器11は、乱数発生器2から出力された今回の乱数データとデー タ保持器8に保持された前回の乱数データとを比較し、両者が同一のときにはカ ウントアップ信号をカウンター10に出力するとともに、両者が異なるときには カウントクリア信号をカウンター10に出力する。そして、カウンター10には 乱数発生器2の入力信号も入力され、カウンター10はそのデータを第2の比較 器13に出力し、第2の比較器13は、レジスター12のデータとカウンター1 0の出力データとを比較し、前者より後者の方が大きいときにはデータ上書き信 号を制御回路14に出力するとともに、それ以外のときにはデータ保持信号を制

御回路14に出力する。制御回路14は、データ上書き信号を受けたときにはカウンター10の出力データをレジスター12に書き込むとともに、データ保持信号を受けたときにはレジスター12のデータを保持するように制御し、第3の比較器16は、レジスター12に保持されたデータと予め設定された比較データとを比較して最長の同一信号長の検証信号を逐次出力する。

#### [0035]

したがって、この1ビット乱数発生装置24では、使用者が面倒で煩雑な統計 処理を行わなくても乱数データの出現一様性を自ら検証することが可能となる。

#### [0036]

図6は本発明に係る1ビット乱数発生装置の第6の実施形態を示す回路図である。

## [0037]

この1ビット乱数発生装置1は、図6に示すように、乱数発生器2、Dタイプフリップフロップなどのデータ保持器8、排他的論理和素子などの比較器9、第1のカウンター17、第2のカウンター18、デコーダー19、複数個(n個)の第3のカウンター20、複数個(n個)のレジスター21および制御回路22から構成された検証データ出力型であり、乱数発生器2に同期信号が入力されると、乱数発生器2から乱数データとして「1」または「0」が出力される。このとき、第1のカウンター17が計数する一定回数での各同一信号長( $1 \sim n$ )の出現率をカウントし、第1のカウンター17が計数する一定回数ごとにレジスター21に書き込み、各同一信号長の分布を逐次出力する。

# [0038]

すなわち、乱数発生器2の入力信号および出力信号がデータ保持器8にも入力され、データ保持器8は、乱数発生器2から出力された前回の乱数データを保持して比較器9に出力する。また、比較器9には乱数発生器2の出力信号も入力され、比較器9は、乱数発生器2から出力された今回の乱数データとデータ保持器8に保持された前回の乱数データとを比較し、両者が同一のときにはカウントアップ信号を制御回路22に出力するとともに、両者が異なるときにはカウントクリア信号を制御回路22に出力する。一方、乱数発生器2の入力信号は第1のカ

ウンター17および制御回路22にも入力され、第1のカウンター17は一定回数を計数して制御回路22に出力する。さらに、乱数発生器2の入力信号は第2のカウンター18にも入力され、第2のカウンター18は、比較器9からカウントアップ信号を受けたときにはカウントアップしてデコーダー19に出力するとともに、比較器9からカウントクリア信号を受けたときにはカウントクリアしてデコーダー19に出力する。これを受けてデコーダー19は、第2のカウンター18の出力データをデコードして各信号長ごとに第3の各カウンター20へ出力し、各カウンター20はこの出力データをカウントして各レジスター21に出力する。そして、各レジスター21は、制御回路22による制御下で、比較器9の出力データと第1のカウンター17で計数された一定回数ごとの信号とに基づいて同一信号長の検証データをシリアルまたはパラレルに逐次出力する。

#### [0039]

したがって、この1ビット乱数発生装置1では、出力された各カウント数(検証データ)によって、乱数の一様性を検証するための統計処理が容易になる。

# [0040]

図7は本発明に係る1ビット乱数発生装置の第7の実施形態を示す回路図である。

#### [0041]

この1ビット乱数発生装置1は、図7に示すように、乱数発生器2、Dタイプフリップフロップなどのデータ保持器8、排他的論理和素子などの比較器9、第1のカウンター17、第2のカウンター18、デコーダー19、複数個(n個)の第3のカウンター20、複数個(n個)のレジスター21、制御回路22および選択回路23から構成された検証データ出力型であり、乱数発生器2に同期信号が入力されると、乱数発生器2から乱数データとして「1」または「0」が出力される。このとき、第1のカウンター17が計数する一定回数での各同一信号長(1~n)の出現率をカウントし、第1のカウンター17が計数する一定回数ごとにレジスター21に書き込み、各同一信号長の分布を外部からの選択データで選択できる選択回路23にて逐次出力する。

# [0042]

すなわち、乱数発生器2の入力信号および出力信号がデータ保持器8にも入力 され、データ保持器8は、乱数発生器2から出力された前回の乱数データを保持 して比較器9に出力する。また、比較器9には乱数発生器2の出力信号も入力さ れ、比較器9は、乱数発生器2から出力された今回の乱数データとデータ保持器 8に保持された前回の乱数データとを比較し、両者が同一のときにはカウントア ップ信号を制御回路22に出力するとともに、両者が異なるときにはカウントク リア信号を制御回路22に出力する。一方、乱数発生器2の入力信号は第1のカ ウンター17および制御回路22にも入力され、第1のカウンター17は一定回 数を計数して制御回路22に出力する。さらに、乱数発生器2の入力信号は第2 のカウンター18にも入力され、第2のカウンター18は、比較器9からカウン トアップ信号を受けたときにはカウントアップしてデコーダー19に出力すると ともに、比較器9からカウントクリア信号を受けたときにはカウントクリアして デコーダー19に出力する。これを受けてデコーダー19は、第2のカウンター 18の出力データをデコードして各信号長ごとに第3の各カウンター20へ出力 し、各カウンター20はこの出力データをカウントして各レジスター21に出力 する。そして、各レジスター21は、制御回路22による制御下で、比較器9の 出力データと第1のカウンター17で計数された一定回数ごとの信号とに基づい て同一信号長の検証データを選択回路23にシリアルまたはパラレルに逐次出力 する。さらに、選択回路23に外部から選択データが入力されると、選択回路2 3はレジスター21の出力データをその選択データに基づいて適宜選択して出力 する。

# [0043]

したがって、この1ビット乱数発生装置1では、出力された同一信号長の分布 データによって、乱数の一様性を検証するための統計処理が容易になる。

#### [0 0 4 4]

図8は本発明に係る多数ビット乱数発生装置の第1の実施形態を示す回路図である。

## [0045]

この多数ビット乱数発生装置25は、図8に示すように、上述した検証データ

出力型の1ビット乱数発生装置1を複数個(n個)並列に接続し、これに選択回路26を付設したものであり、選択回路26に外部から選択データが入力されると、選択回路26は、1ビット乱数発生装置1から出力された検証データをその選択データに基づいてビットごとに選択して出力する。

# [0046]

したがって、この多数ビット乱数発生装置25では、出力された一様性検証データによって、乱数の一様性を検証するための統計処理が容易になる。

# [0047]

図9は本発明に係る多数ビット乱数発生装置の第2の実施形態を示す回路図で ある。

## [0048]

この多数ビット乱数発生装置 2 5 は、図 9 に示すように、上述した検証信号出力型の 1 ビット乱数発生装置 2 4 を複数個 (n 個) 並列に接続し、これに選択回路 2 7を付設したものであり、選択回路 2 7 に外部から選択データが入力されると、選択回路 2 7 は、1 ビット乱数発生装置 2 4 から出力された検証信号をその選択データに基づいてビットごとに選択して出力する。

#### [0049]

したがって、この多数ビット乱数発生装置 2 5 では、使用者が面倒で煩雑な統計処理を行わなくても乱数データの出現一様性を自ら検証することが可能となる。

#### [0050]

図10は本発明に係る確率発生装置の第1の実施形態を示す回路図である。

#### [0051]

この確率発生装置30は、図10に示すように、上述した検証データ出力型の1ビット乱数発生装置1、シフトレジスター31、カウンター32、レジスター33および比較器34から構成されており、1ビット乱数発生装置1からから出力された乱数データはシフトレジスター31に入力され、シフトレジスター31はこの乱数データをシリアルデータからパラレルデータへ変換してレジスター33に出力する。一方、1ビット乱数発生装置1の入力信号はカウンター32にも

入力され、カウンター32は一定のパラレルデータのビット長を計数してレジスター33に出力する。すると、レジスター33は、カウンター32で計数された周期ごとにシフトレジスター31のパラレルデータを保持する。そして、比較器34は、レジスター33に保持されたデータと予め設定された確率上限データおよび確率下限データとを比較し、レジスター33内のデータが確率上限データと確率下限データとの間にある場合には"当たり"、それ以外の場合には"外れ"の確率信号を出力する。

#### [0052]

したがって、この確率発生装置30では、使用者が面倒で煩雑な統計処理を行わなくても乱数データの出現一様性を検証することが容易であることから、確率の信頼性を評価することも容易になる。

# [0053]

図11は本発明に係る確率発生装置の第2の実施形態を示す回路図である。

## [0054]

この確率発生装置30は、図11に示すように、上述した検証信号出力型の1ビット乱数発生装置24、シフトレジスター31、カウンター32、レジスター33および比較器34から構成されており、1ビット乱数発生装置24から出力された乱数データはシフトレジスター31に入力され、シフトレジスター31はこの乱数データをシリアルデータからパラレルデータへ変換してレジスター33に出力する。一方、1ビット乱数発生装置24の入力信号はカウンター32にも入力され、カウンター32は一定のパラレルデータのビット長を計数してレジスター33に出力する。すると、レジスター33は、カウンター32で計数された周期ごとにシフトレジスター31のパラレルデータを保持する。そして、比較器34は、レジスター33に保持されたデータと予め設定された確率上限データおよび確率下限データとを比較し、レジスター33内のデータが確率上限データと確率下限データとの間にある場合には"当たり"、それ以外の場合には"外れ"の確率信号を出力する。

#### [0055]

したがって、この確率発生装置30では、使用者が面倒で煩雑な統計処理を行

わなくても乱数データの出現一様性を検証することが容易であることから、確率 の信頼性を評価することも容易になる。

#### [0056]

図12は本発明に係る確率発生装置の第3の実施形態を示す回路図、図13は 本発明に係る確率発生装置の第4の実施形態を示す回路図である。

# [0057]

これらの確率発生装置30は、図12および図13に示すように、上述した多数ビット乱数発生装置25および比較器35から構成されており、多数ビット乱数発生装置25から出力された乱数データ(パラレルデータ)は比較器35に入力され、比較器35は、この乱数データと予め設定された確率上限データおよび確率下限データとを比較し、乱数データが確率上限データと確率下限データとの間にある場合には"当たり"、それ以外の場合には"外れ"の確率信号を出力する。

## [0058]

したがって、この確率発生装置30では、使用者が面倒で煩雑な統計処理を行わなくても乱数データの出現一様性を検証することが容易であることから、確率の信頼性を評価することも容易になる。

## [0059]

#### 【発明の効果】

以上説明したように、本発明のうち請求項1~7に係る発明によれば、乱数データの出現一様性を自ら検証することができ、使用者が統計処理を行う必要がなくなることから、乱数データの出現一様性を手軽に検証して信頼性を高めることが可能な1ビット乱数発生装置を提供することができる。

#### [0060]

また、本発明のうち請求項8、9に係る発明によれば、乱数データの出現一様性を自ら検証することができ、使用者が統計処理を行う必要がなくなることから、乱数データの出現一様性を手軽に検証して信頼性を高めることが可能な多数ビット乱数発生装置を提供することができる。

## $[0\ 0\ 6\ 1]$

さらに、本発明のうち請求項10、11に係る発明によれば、乱数データの出現一様性を自ら検証することができ、使用者が統計処理を行う必要がなくなることから、乱数データの出現一様性を手軽に検証して信頼性を高めることが可能な確率発生装置を提供することができる。

#### 【図面の簡単な説明】

#### 【図1】

本発明に係る1ビット乱数発生装置の第1の実施形態を示す回路図である。

#### 【図2】

本発明に係る1ビット乱数発生装置の第2の実施形態を示す回路図である。

#### 【図3】

本発明に係る1ビット乱数発生装置の第3の実施形態を示す回路図である。

## 【図4】

本発明に係る1ビット乱数発生装置の第4の実施形態を示す回路図である。

#### 【図5】

本発明に係る1ビット乱数発生装置の第5の実施形態を示す回路図である。

## 【図6】

本発明に係る1ビット乱数発生装置の第6の実施形態を示す回路図である。

## 【図7】

本発明に係る1ビット乱数発生装置の第7の実施形態を示す回路図である。

#### 【図8】

本発明に係る多数ビット乱数発生装置の第1の実施形態を示す回路図である。

## 図9]

本発明に係る多数ビット乱数発生装置の第2の実施形態を示す回路図である。

#### 【図10】

本発明に係る確率発生装置の第1の実施形態を示す回路図である。

## 【図11】

本発明に係る確率発生装置の第2の実施形態を示す回路図である。

#### 【図12】

本発明に係る確率発生装置の第3の実施形態を示す回路図である。

# 【図13】

本発明に係る確率発生装置の第4の実施形態を示す回路図である。


# 【符号の説明】

- 1 …… 1 ビット乱数発生装置
- 2 ……乱数発生器
- 3 ……第1のカウンター
- 4 ……第2のカウンター
- 5……レジスター
- 6 ……出力回路
- 7 ……比較器
- 8 ……データ保持器
- 9 ...... 比較器
- 10……カウンター
- 11 ……第1の比較器
- 12 ……レジスター
- 13……第2の比較器
- 1 4 ……制御回路
- 15……出力回路
- 16 ……第3の比較器
- 17……第1のカウンター
- 18……第2のカウンター
- 19……デコーダー
- 20……第3のカウンター
- 21……レジスター
- 2 2 ……制御回路
- 2 3 ……選択回路
- 2 4 …… 1 ビット乱数発生装置
- 25……多数ビット乱数発生装置
- 26 ……選択回路


- 2 7 ……選択回路
- 30……確率発生装置
- 31……シフトレジスター
- 32……カウンター
- 33……レジスター
- 3 4 ……比較器
- 3 5 ……比較器

# 【書類名】 図面


# 【図1】




# 【図2】




# 【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】



【図12】



【図13】



【書類名】 要約書

【要約】

【課題】 科学技術計算などに利用される乱数発生装置および確率発生装置に おいて、乱数データの出現一様性を手軽に検証して信頼性を高める。

【解決手段】 乱数データとして「1」と「0」を出力する乱数発生器2に、一定回数を計数する第1のカウンター3と、乱数データの出現回数を計数して回数データを生成する第2のカウンター4とを備える。第1のカウンター3で計数された周期ごとに第2のカウンター4の回数データをレジスター5が保持し、レジスター5に保持された回数データを出力回路6が検証データとして出力する。これにより、乱数データの出現一様性を自ら検証でき、使用者が統計処理を行う必要がなくなる。

【選択図】 図1

# 認定・付加情報

特許出願の番号 特願2001-216704

受付番号 50101049618

書類名 特許願

担当官 第八担当上席 0097

作成日 平成13年 7月18日

<認定情報・付加情報>

【提出日】 平成13年 7月17日

【書類名】 出願人名義変更届(一般承継)

【整理番号】 IP01397

【あて先】 特許庁長官 殿

【事件の表示】

【出願番号】 特願2001-216704

【承継人】

【識別番号】 000237721

【氏名又は名称】 エフ・ディー・ケイ株式会社

【承継人代理人】

【識別番号】 100067046

【弁理士】

【氏名又は名称】 尾股 行雄

【電話番号】 03-3543-0036

【提出物件の目録】

【包括委任状番号】 0014478

【物件名】 閉鎖事項全部証明書 1

【援用の表示】 特願2001-170652

【物件名】 履歷事項全部証明書 1

【援用の表示】 特願2001-170652

【プルーフの要否】 要

# 認定・付加情報

特許出願の番号 特願2001-216704

受付番号 50200888594

書類名 出願人名義変更届 (一般承継)

担当官 井筒 セイ子 1354

作成日 平成14年 7月24日

<認定情報・付加情報>

【提出日】 平成14年 6月19日

# 特願2001-216704

# 出願人履歴情報

識別番号

[390022792]

1. 変更年月日 [変更理由]

住所氏名

1. 変更年月日 1990年11月13日

新規登録

東京都港区新橋5丁目36番11号

いわき電子株式会社

# 特願2001-216704

# 出願人履歴情報

# 識別番号

 $[0\ 0\ 0\ 2\ 3\ 7\ 7\ 2\ 1]$ 

変更年月日
 変更理由]

1990年 8月29日 新規登録

住所

東京都港区新橋5丁目36番11号

氏 名

富士電気化学株式会社

2. 変更年月日 [変更理由]

2001年 1月16日

名称変更

住 所 名

東京都港区新橋5丁目36番11号

エフ・ディー・ケイ株式会社



# PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this Office.

Date of Application:

July 18, 2001

Application Number:

No. 2001-217710

Applicant:

FDK Corporation

Date: August 7, 2003

Commissioner, Patent Office Yasuo IMAI (Seal)

Certificate No. 2003-3063566